# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-289054

(43) Date of publication of application: 05,11,1993

(51)Int.CI.

G02F G02F 1/136 G09G 3/36 H01L 29/784

(21)Application number: 04-095172

(71)Applicant: TOSHIBA CORP

TOSHIBA ELECTRON ENG CORP

(22)Date of filing:

15.04.1992


(72)Inventor: MATSUZAWA JUNJI

## (54) ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To suppress remarkable deterioration of a picture quality generated by a level shift, etc., caused by the parasitic capacity of a TFT.

CONSTITUTION: The device is provided with plural monitor picture element electrodes 5 which are not related to a display, a signal line driving circuit 22 for sending out a monitor sample voltage for monitoring the potential of the monitor picture element electrode 5 to a switching element 1, a first averaging circuit 24 for monitoring and sum up the potential of plural monitor picture element electrodes 5 and averaging it by the number of pieces of the monitor picture element electrodes, a storage circuit 27 for storing the potential of the monitor picture element electrode 5 averaged by a first averaging circuit 24, extending over the time of one frame or more, and a second averaging circuit 28 for dividing the potential of the monitor picture element electrode 5 stored in the storage circuit 27 by the time and sending it out on an average timewise, and a counter electrode voltage is applied to a counter electrode 4.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-289054

(43)公開日 平成5年(1993)11月5日


(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FΙ	技術表示箇所	
G02F 1/13	3 550	7820-2K			
1/13	6 500	9018-2K			
G 0 9 G 3/36	<b>;</b>	7319-5G			
H01L 29/78	4				
		9056-4M	HOIL	29/ 78 3 1 1 E	
			審査請求 未請求 請求項の数1(全 7 頁)		
(21)出願番号	特願平4-95172		(71)出願人	000003078	
			Ì	株式会社東芝	
(22)出願日	平成 4年(1992) 4	月15日		神奈川県川崎市幸区堀川町72番地	
			(71)出願人	000221339	
				東芝電子エンジニアリング株式会社	
				神奈川県川崎市川崎区日進町7番地1	
			(72)発明者	松澤 順二	
				神奈川県川崎市幸区堀川町72番地 東芝電	
				子エンジニアリング株式会社内	
			(74)代理人	弁理士 須山 佐一	
			I		

## (54)【発明の名称】 アクティブマトリックス型液晶表示装置

# (57)【要約】

【目的】 TFTの寄生容量 CGSに起因するレベルシフト $\Delta$  Vなどによって発生していた画質の著しい劣化を抑える。

【構成】 表示に係らない複数のモニタ用画素電極5と、前記モニタ用画素電極5の電位をモニタするためのモニタ用サンプル電圧を前記スイッチング素子1に送出する信号線駆動回路22と、前記複数のモニタ用画素電極5の電位をモニタして合計し前記モニタ用画素電極5の個数で平均する第1の平均回路24と、前記第1の平均回路24で平均されたモニタ用画素電極5の電位を1フレーム以上の時間にわたって記憶する記憶回路27と、前記記憶回路27に記憶されたモニタ用画素電極5の電位を該時間で除算し時間的に平均して送出する第2の平均回路28とを具備して、前記対向電極4に対向電極電圧を印加する。



10

30

40

【特許請求の範囲】

【請求項1】 マトリックス状に交差して配置される複 数の走査線および複数の信号線と前記走査線および前記 信号線の交差部ごとに配置されその各々に接続されるス イッチング素子と前記スイッチング素子に接続される画 素電極と、前記画素電極に液晶を介して対向する対向電 極と、前記走査線を線順次に選択して走査電圧を印加す る走査線駆動回路と、前記信号線に極性反転基準電位を 中心に極性反転する表示信号を書き込む信号線駆動回路 とを有するアクティブマトリックス型液晶表示装置にお いて、

1

表示に係らない少なくとも 1つのモニタ用画素電極と、 前記表示信号の極性反転基準電位を中心に極性反転する モニタ用サンプル電圧をモニタ用画素電極の接続する前 記スイッチング素子に送出する信号線駆動回路と、前記 モニタ用サンプル電圧が少なくとも 1回の極性反転を行 なう間の前記モニタ用画素電極の電位を時間的に平均し 前記対向電極に対向電極電圧として送出する平均回路と を具備することを特徴とするアクティブマトリックス型 液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はアクティブマトリックス 型液晶表示装置に関する。

[0002]

【従来の技術】液晶表示装置は、テレビやグラフィック ディスプレイなどの表示装置として盛んに用いられてい る。そのなかでも特に急峻なオン・オフ特性を有しスイ ッチング素子として好適な薄膜トランジスタ(以下、T FT; Thin FilmTransisterと略 称)を用いたアクティブマトリックス型液晶表示装置 は、高速応答性を有し、多画素化に適しており、ディス プレイ画面の多画素化、大型化、画面の高精細なカラー 化等を実現するものとして期待され、開発が進められて 実用化されるに至ったものもある。

【0003】このTFTアクティブマトリックス型液晶 表示装置の一例を図4に示す。複数行(n本)の走査線 Y1 、Y2 、Y3 、…Yn と、複数列 (m本) の信号線 X1、X2、X3、…Xmとが、直角に交差するように 列設され、その交差部のそれぞれにTFT401、画素 電極402、補助容量413が接続され、前記の画素電 極402と対向基板側の対向電極404との間に液晶層 403を挟持して液晶セル405の主要部が構成されて いる。そして同一行上に位置するTFT1のゲート電極 がそれぞれ共通の走査線Y1、Y2、Y3、…Yn に、 また同一列上に位置するTFT1のドレイン (またはソ ース) 電極がそれぞれ共通の信号線 X1、X2 、X3 、 …Xm に、各々接続されている。さらに、その複数行の 走査線Y1、Y2、Y3、…Yn は走査線駆動回路40 6 に、また複数列の信号線 X1 、 X2 、 X3 、 ··· Xm は 50

信号線駆動回路407に、それぞれ接続されている。

【0004】上記走査線駆動回路406は、その入力端 子408、409に供給される垂直走査スタートパルス および垂直シフトクロックパルスより走査信号を作り、 走査線Y1 、Y2 、Y3 、…Yn を線順次に走査する。 また、信号線駆動回路407は、その入力端子410、 411に供給される水平スタートパルスおよび水平シフ トクロックパルスよりサンプルパルスを作り、他の入力 端子412に供給される1フレームごとに極性が反転す る表示信号(画像データ信号)をサンプルホールドして 信号線 X1 、 X2 、 X3 、 ··· Xm にそれを供給する。そ して各画素に対応するTFT401では、走査線を介し て接続するゲートに前記の走査線駆動回路406から走 査パルスとしてゲート電圧が印加されると、TFT40 1はオンの動作を行ないドレイン・ソース間が導通し て、信号線駆動回路407から信号線に接続するドレイ ン (またはソース) を介してソース (またはドレイン) に接続された画素電極に表示信号を印加し、液晶層40 3および補助容量413にそれを書き込む。

【0005】図5は、上記図4に示すようなTFTアク 20 ティブマトリックス型液晶表示装置の駆動電圧波形図で ある。

【0006】同図(a)のVx は、信号線X1、X2、 X3、…Xm に供給される表示信号電圧の一例を示して いる。またVy は、走査線Y1、Y2、Y3、…Yn に 供給される走査信号電圧の一例を示している。

【0007】前記の表示信号電圧Vx は、1フレーム (Tf) ごとに極性反転基準電圧VBを基準として極性 が反転する。また、同図(b)に示したVp は画素電極 402および補助容量413に書き込まれ保持される画 素電圧、Vcは対向電極404に印加される対向電極電 圧である。画素電極402の画素電圧Vp と対向電極4 04の対向電極電圧Vc とが重畳して液晶層403に印 加され保持される。

【0008】ところで、走査線電圧Vy および表示信号 電圧Vx がTFT1に入力されると、上記のようにVy の立ち上がりの際に表示信号電圧が画素電極402等に 書き込まれる。しかしTFT1のゲート・ソース(また はドレイン) 間の寄生容量CGSにより、Vy の立ち下が りの際にレベルシフトΔVが発生し、画素電極402お よび補助容量13に書き込まれ保持される画素電圧Vp は、 $Vp = Vc + Vx - \Delta V$  (またはその極性反転時に は $Vc - Vx - \Delta V$ ) となる。

【0009】このように、TFT1に入力される前の表 示信号電圧Vx は、TFT1の寄生容量CGSに起因する レベルシフトΔVにより、図5(b)に示す例では負方 向に低下した電圧値を有する画素電圧Vp として画素電 極402に印加されることになる。即ち、表示信号電圧 Vx が図5 (a) に示すように極性反転基準電圧VBに

対して正極側と負極側とで同振幅であっても、画素電圧

10

3

Vp は対向電極電圧Vc に対して正極側と負極側とでは 振幅が異なり、同図の例では画素電圧Vp が負方向にず れていることになる。その結果、正極側の表示電圧印加 時と負極側の表示電圧印加時とで表示にちらつきが生じ るなどの表示欠陥が発生し、画質を著しく劣化させると いう問題がある。

【0010】また、TFTの寄生容量CGSに起因するレベルシフトΔVだけでなく、TFTのOFF期間(保持期間)のリーク電流に起因する補助容量413や液晶層403からの保持電荷の流出により画素電圧Vpが漸次低下してゆき所定の表示が実現できなくなり、表示画質が著しく劣化するという問題がある。

【0011】そこで、このような問題を解決する方法として、あらかじめROMなどにTFTの寄生容量CGSに起因するレベルシフトΔVや、保持期間のリーク電流に起因する画素電圧Vpの低下の情報などを記憶させておき、これに基づいて画素電圧Vpを補正する補正手段を設けて、画素電圧Vpの対向電極電圧Vcに対してのずれを補正するような技術が考案されている。

【0012】しかしながら、そのような補正手段は、装置が煩雑なものとなり、小型化や省電力化等の進む液晶表示装置にあっては実用的ではないという問題がある。また、TFTの寄生容量CGSに起因するレベルシフトムVや、TFTの構造に起因するリーク電流は、TFTの使用環境の影響を受けやすく、特に温度変化によりその特性が変化しやすいことが知られている。このため、前記のようにROMなどに画素電圧Vpを補正する情報を記憶させておいた場合では、実際のレベルシフトムVやリーク電流が、あらかじめROMに設定しておいた値とは異なったものとなり、画素電圧Vpを正確には補正できず、やはり表示画質が著しく劣化するという問題がある。

#### [0013]

【発明が解決しようとする課題】このように、従来の技術に係るTFTアクティブマトリックス型液晶表示装置おいては、TFTの寄生容量CGSに起因するレベルシフトΔVだけでなく、保持期間のリーク電流に起因する補助容量や液晶層からの保持電荷の流出により画素電圧Vpが漸次低下してゆき所定の表示が実現できなくなり、表示画質が著しく劣化するという問題があった。本発明は、このような問題を解決するために成されたもので、その目的は、TFTの寄生容量CGSに起因するレベルシフトΔVや、TFTの構造に起因するリーク電流によって発生していた画素電圧Vpの変動を、TFTの特性が温度変化により変化しても正確に補正して表示画質の著しい劣化を抑え、高画質の表示を実現するTFTアクティブマトリックス型液晶表示装置を提供することにある

### [0014]

【課題を解決するための手段】上記のような問題を解決 50 トΔVやリーク電流により低下した状態の画素電極電位

するために、本発明のアクティブマトリックス型液晶表 示装置は、マトリックス状に交差して配置される複数の 走査線および複数の信号線と前記走査線および前記信号 線の交差部ごとに配置されその各々に接続されるスイッ チング素子と前記スイッチング素子に接続される画素電 極と、前記画素電極に液晶を介して対向する対向電極 と、前記走査線を線順次に選択して走査電圧を印加する 走査線駆動回路と、前記信号線に極性反転基準電位を中 心に極性反転する表示信号を書き込む信号線駆動回路と を有するアクティブマトリックス型液晶表示装置におい て、表示に係らない少なくとも 1つのモニタ用画素電極 と、前記表示信号の極性反転基準電位を中心に極性反転 するモニタ用サンプル電圧をモニタ用画素電極の接続す る前記スイッチング素子に送出する信号線駆動回路と、 前記モニタ用サンプル電圧が少なくとも 1回の極性反転 を行なう間の前記モニタ用画素電極の電位を時間的に平 均し前記対向電極に対向電極電圧として送出する平均回 路とを具備することを特徴としている。

【0015】また、前記の極性反転するモニタ用サンプル電圧の電位としては、例えば表示の実効電圧の平均値程度の電位としてもよく、あるいは数種類の電位を数フレームにわたって交替して用いるようにしてもよい。例えば、第1フレームでは実効電圧内の最高の電圧値を、第2フレームでは実効電圧内の中間的な電圧値を、第3フレームでは実効電圧内の最低の電圧値を、というように3種類の電圧を交替に用いて、信号線駆動回路から各モニタ用画素電極の接続するスイッチング素子に送出するようにしてもよい。ただし、このモニタ用サンプル電圧は、直流電圧では液晶の劣化が助長されるという問題の、レベルシフトΔVに起因する画素電極電圧の反転基準電圧の変動をモニタリングすることができないので、極性反転することが必要である。

【0016】また、モニタ用画素電極は、表示に係る画素電極と同様の液晶セル構造とすることが好ましい。例えば、同一基板上の表示に係る画素電極の周囲に該画素電極と同様の液晶セル構造のものとして配設し、その配線だけは上記のようにモニタ用画素電極の電圧のモニタリングができるように平均回路等に接続するようにしてもよい。

#### 0 [0017]

【作用】前記の複数のモニタ用画素電極で、前記のスイッチング素子の寄生容量などによる電圧レベルシフト Δ Vやリーク電流による保持電圧が低下した状態の画素電極の該画素電極の電位をモニタリングする。それにより得られた該画素電極の電位を第1の平均回路にてモニタ用画素電極の個数で平均し、かつ第2の平均回路にてモニタリング時間で平均して、対向電極にその平均した電圧を印加する。このようにして、対向電極には、前記のスイッチング素子の寄生容量などによる電圧レベルシフトA Vやリーク電流により低下1 た状態の画表質極電位

20

に対応した対向電極電圧が得られるので、対向電極の電 位と画素電極の電位のずれに起因する表示不良を解消す ることができる。

#### [0018]

【実施例】以下、本発明の一実施例を、図面に基づいて 詳細に説明する。

【0019】図1は、本発明のTFTアクティブマトリ ックス型液晶表示装置の構成を示す図、図2はそのバッ ファ回路23と第1の平均回路24と記憶回路27と第 2の平均回路28の回路構成を示す図である。この液晶 表示装置は、液晶パネル20、走査線駆動回路21、信 号線駆動回路22、バッファ23、第1の平均回路2 4、モニタタイミング発生回路25、記憶回路27、第 2の平均回路28からその主要部が構成されている。

【0020】液晶パネル20は、複数行 (n+2本) の 走査線Y0、Y1、Y2、Y3、…Yn、Yn+1と、複 数列 (m+ 2本) の信号線 X0 、 X1 、 X2 、 X3 、 … Xm+1 とが、直角に交差するように列設され、その交差 部のそれぞれにTFT1、画素電極2、補助容量13が 接続され、前記の画素電極2と対向基板側の対向電極4 との間に液晶層3を挟持して液晶セルの主要部が構成さ れている。そして同一行上に位置するTFT1のゲート 電極がそれぞれ共通の走査線Y0、Y1、Y2、Y3、 …Yn+1 に、また同一列上に位置するTFT1のドレイ ン (またはソース) 電極がそれぞれ共通の信号線XO、 X1 、X2 、X3 、…Xm+1 に、各々接続されている。 さらに、その複数行の走査線YO、Y1、Y2、Y3、 …Yn+1は走査線駆動回路21に、また複数列の信号線 X0 、X1 、X2 、X3 、…Xm+1 は信号線駆動回路 2 2に、それぞれ接続されている。

【0021】この液晶パネル20において実際に表示に 係る画素は、走査線Y1 、Y2 、Y3 、…Yn と信号線 X1 、X2 、X3 、…Xm との交差部で走査線と信号線 のm×n個のマトリックス状に並んだ画素で、このm× n個の画素の周囲を囲むような位置にある画素、即ち走 査線Y0 と信号線X0 、X1 、X2 、X3 、…Xm+1と の交差部の各画素、走査線Yn+1 と信号線X0 、X1 、 X2 、X3 、…Xm+1との交差部の各画素、信号線X0 と走査線Y0、Y1、Y2、Y3、…Yn+1 との交差部 の各画素、信号線 Xm+1 と走査線 Y0 、 Y1 、 Y2 、 Y 3、…Yn+1 との交差部の各画素が、表示には直接関わ ることなく画素電極への電圧印加状態をモニタするモニ タ画素5である。これらのモニタ画素5には、その画素 電極の電圧状態をモニター可能なように、図1に示すよ うな引き出し線29として、P0.0、P1.0、P2.0、 … Pm+1,0 と、P0,n+1 、P1,n+1 、P2,n+1 、… Pm, n+1 と、P0.1、P0.2、…P0.n+1 と、Pm+1.1、P m+1,2、…Pm+1,n が接続されている。

【0022】これらの引き出し線29は、バッファ回路 23に一旦接続され、これを介して第1の平均回路24 50 される。

に入力される。バッファ回路23は、モニタ画素の電位 に影響を与えないように入力インピーダンスの高い回路 構成としている。

【0023】第1の平均回路24は、バッファ回路23 を介して送られてきたモニタ画素5の画素電極電圧を、 モニタタイミング発生回路25からの図3に示すような タイミング信号SI に同期してスイッチ30を導通さ せ、 1走査タイミング T f / n + 2 (Y0 、Y1 、…Y n+1 までの各走査線の選択時間) ごとに全てのモニタ画 素5の画素電極電圧をモニタリングし、そのモニタ画素 5の総数で平均して、記憶回路27に送出する。即ちこ の第1の平均回路24は、モニタ画素5の総数と等しい 個数のスイッチ(S1) 30および抵抗(R1) 32と 抵抗(R2)33を有する加算回路31からその主要部 が構成され、抵抗 (R1) 32と抵抗 (R2) 33の抵 抗値の比をR1: R2 =モニタ画素数: 1 の比率とする ことで、前記のようにモニタ画素5からモニタリングし た画素電極電圧をそのモニタ画素5の総数で平均してい

【0024】記憶回路27は、積分回路で構成されてお り、第1の平均回路24から送出されるモニタ画素5の 平均化された画素電極電圧を、図3 (a) のモニタ用電 圧パターンが 1ストローク終了するまでの 2×Tf×L の時間、順次加算しながら保存する。そしてモニタ用電 圧パターンの 1ストロークが終了する 2×Tf×Lのタ イミングごとにモニタタイミング発生回路25からのタ イミング信号Sm に同期してスイッチ(S2)34を導 通させ、 2×Tf×Lの期間に順次加算されながら保存 されていた画素電極電圧の和をモニタ回数で平均する。 30 具体的には、同図の抵抗 (R4) 35と抵抗 (R5) 3 6の抵抗値の比をR4: R5 = モニタ回数: 1 の比率と

することで、前記のモニタ画素 1画素あたりに平均した 画素電極電圧値をそのモニタ回数で平均して、モニタ用 電圧パターンが 1ストローク終了するまでの 2×Tf× L時間における平均値を取っている。そしてそれを対向 電極4に送出する。そして対向電極4は上記のようにし て平均化された電圧を液晶層 3 に印加する。

【0025】図3は、この液晶表示装置の各部における 電圧波形を示す図である。

40 【0026】図3(a)は前記のモニタ画素5に印加さ れるモニタ用電圧である。図3(b)から(f)は、走 査線駆動回路6から走査線Y0 、Y1 、Y2 、Y3 、… Yn+1 に線順次に印加される走査パルスである。また図 3 (g) から (k) は、それぞれ走査線YO からYn+1 に接続されているモニタ画素5の画素電極電圧Vp を示 す。

【0027】液晶パネル20において、通常の画像表示 に係るm×n個の画素には、通常と同様に画像表示を行 なうような走査パルスと表示信号電圧が印加されて駆動

【0028】一方、モニタ画素5には、図3(a)に示 すような 3種類の電圧値が設定されその各々が基準電圧 VB に対して正極側と負極側に極性反転するモニタ用電 圧Vmが、TFT1のゲートに走査パルスが印加されて TFT1がオンになるタイミングごとに印加される。即 ち、走査線Y0 に接続されたモニタ画素には走査線Y0 選択時に同期してモニタ用電圧Vm が印加され、走査線 Yn+1 に接続されたモニタ画素には走査線Yn+1 選択時 に同期してモニタ用電圧Vm が印加され、その他のY1 からYn の走査線選択時、即ち画像表示に係るm×n配 10 列の画素の選択時には、通常の画像表示用電圧が印加さ れるように、信号線駆動回路22が配設されている。ま た信号線XO に接続されたモニタ画素および信号線Xm+ 1 に接続されている各モニタ画素には、信号線X0 、X m+1 から常にモニタ用電圧Vm が送出されているので、 走査タイミングごとにYO、Y1、Y2、Y3、…Yn+ 1の順でモニタ用電圧Vm が順次印加される。

【0029】そして全モニタ画素5の電極電圧をモニタ し、上記のようにしてTFTのレベルシフトAVやリー ク電流による保持電圧の低下を含めたモニタ画素5の電 20 極電圧の総平均をとり、これを対向電極4に印加して対 向電極電圧Vc としている。このようにして、モニタ画 素の電極電圧の変動の状態を随時測定しながら、対向電 極4に印加すべき対向電極電圧Vc の値をそれに合わせ て随時変更して、TFT1の特性が温度変化により変化 しても正確に補正し表示画質の著しい劣化を抑えて、高 画質の表示を実現することができる。

【0030】なお、前記のモニタ用電圧Vmは、本実施 例においては 6フレーム周期を用いており、それぞれ 1 フレームずつの最大の電圧と中間の電圧と実効値内の最 30 表示装置の各部における電圧波形を示す図。 小の電圧の 3種類の電圧を、基準電位に対して正極性と 負極性の 2フレームずつを一組として、合計 6フレーム で 1ストロークとなるような波形としているが、これに は限定しない。モニタ用電圧Vm の 1ストロークの長さ は、6フレーム以上でもよく、以下でもよい。ただし余 りに長いと表示画像に影響してフリッカなどの表示不良 の原因となり好ましくなく、また余りに短いと十分なモ ニタリングができない場合がある。ただし、表示信号の 極性反転基準電圧VB を中心に極性反転していることが 必要である。また、モニタ用電圧Vm の波形は、さらに 多種類の電圧を用いて、よりきめこまかくモニタリング することもできる。ただしこの場合にも、 1種類の電圧 あたりに 1フレームを割り当てているので、余りに多種 類の電圧を用いると、モニタリングの時間が長くなって 画像表示時間を圧迫し、前記のようなフリッカなどの表 示不良が発生する原因となり好ましくない。

【0031】また、配設するモニタ用画素も、本実施例

のような配置には限定しない。例えば、液晶パネル20 の四隅だけに設け、この 4つのモニタ用画素を上記の実 施例に示したような要領で用いてもよい。あるいは、一 か所だけに設けてもよい。この場合、上記の実施例と比 較すれば、その精度は低くなるものの、液晶パネル20 のTFT1の特性によっては、 4つのモニタ用画素やた だ 1つのモニタ用画素でのモニタリングだけで十分な場

合もあり、またそのときの回路構成なども上記の実施例 と比較して、より簡易なものとすることもできる場合が ある。

# [0032]

【発明の効果】以上の詳細な説明で明示したように、本 発明の装置は、TFTの寄生容量CGSに起因するレベル シフトΔVや、TFTの構造に起因するドレイン・ゲー ト間のリーク電流によって発生していた画素電圧Vp の・ 変動などTFTの特性が温度変化により変化しても正確 に補正することができ、また同一ロット内の同仕様の装 置どうしの間でも特性にばらつきがある場合にも、その ばらつきに関わりなく正確に画素電極側の電圧中心値と 対向電極側の印加電圧値とのずれを解消し表示画質の著 しい劣化を抑えて、高画質の表示を実現するTFTアク ティブマトリックス型液晶表示装置である。

## 【図面の簡単な説明】

【図1】本発明のTFTアクティブマトリックス型液晶 表示装置の構成を示す図。

【図2】本発明のTFTアクティブマトリックス型液晶 表示装置のバッファ回路23と第1の平均回路24と記 憶回路27と第2の平均回路28の回路構成を示す図。

【図3】 本発明のTFTアクティブマトリックス型液晶


【図4】従来のTFTアクティブマトリックス型液晶表 示装置の一例を示す図。

【図5】従来のTFTアクティブマトリックス型液晶表 示装置の駆動電圧波形を示す図。


#### 【符号の説明】

- $1 \cdots T F T$
- 2…画素電極
- 3…液晶層
- 4…対向電極
- 5…モニタ画素
  - 2 1 …走査線駆動回路
  - 22…信号線駆動回路
  - 23…バッファ
  - 24…第1の平均回路
  - 25…モニタタイミング発生回路
  - 27…記憶回路
  - 28…第2の平均回路


【図1】




【図2】



【図5】







【図4】

